CoWoS-pakket verduidelik: CoWoS-S vs. CoWoS-R vs. CoWoS-L, HBM, vervaardiging, en AI-skywe
2026-08-03 1420

CoWoS, of Chip-on-Wafer-on-Substrate, verbind logika-skywe, chiplets, en hoë-bandwydte geheue binne een groot pakket. Dit bied kort, digte verbindings wat vinnige datatransfer tussen berekening en geheue ondersteun. CoWoS-S gebruik 'n groot silikooninterposer vir digte routering oor 'n wye area. CoWoS-R vervang die volle silikooninterposer met multilag RDL, terwyl CoWoS-L RDL-routering kombineer met klein silikooninterkonneksies net waar baie fyn verbindings nodig is. Elke weergawe bied 'n verskillende balans van routerdigtheid, pakketsgrootte, silikoongebruik, koste, en vervaardigingskompleksiteit.

Katalogus

Wat is CoWoS-pakket en hoe werk dit?

CoWoS, of Chip-on-Wafer-on-Substrate, is 'n gevorderde verpakkings tegnologie wat een of meer logika-skywe en hoë-bandwydte geheue (HBM) stapele naby mekaar binne dieselfde pakket plaas. Dit word wyd gebruik vir AI-versnellers, hoë-uitvoer rekenaarverwerkers, netwerk skywe, en ander stelsels wat hoë geheue bandwydte en vinnige skyf-tot-skyf kommunikasie benodig.

In plaas daarvan om sein tussen afsonderlike pakkette deur lang PCB-spore te stuur, gebruik CoWoS 'n silikooninterposer, herverdelings-laaginterposer, of plaaslike silikooninterkonneksie om digte elektriese verbindings tussen die logika-skyf en HBM te skep. Hierdie korter verbindings ondersteun breër geheue-interfaces, laer kommunikasie-latensie, en laer interkonneksie-kragverbruik.

Die interkonnekstruktuur verbind omlaag na die pakketsubstraat. Die substraat versprei krag en grond, dra eksterne inset en uitvoer sein, en verbind die volledige CoWoS-binder aan die stelsel PCB.

Die hoofverwerker-tot-geheue datapad is:

HBM ↔ interposer, RDL, of LSI ↔ logika-skyf

Die pakket-tot-stelsel verbinding volg 'n afsonderlike pad:

Logika-skyf en interkonnekstruktuur → pakketsubstraat → PCB

Hoe Logika-skywe, HBM, en die Pakketsubstraat Gekonnekteer Word

Die logika-skyf verrig die hoof berekeningswerk, terwyl die HBM-stapele hoë-kapasiteit geheue bied deurduisende nou-spasiëte sein verbindings. Afhangende van die CoWoS-argitektuur, word kommunikasie tussen hulle deur 'n volle silikooninterposer, 'n groot RDL-interposer, of plaaslike silikooninterkonneksies wat slegs geplaas word waar baie digte routering benodig word, geleef.

Die pakketsubstraat verbind die CoWoS-pakket aan die PCB en dra krag, grond, kontrole sein, en eksterne I/O.

Pakket Element	Hoof Funksie	Hoof CoWoS Gebruik
Logika-skyf	Voer AI, HPC, netwerke, of algemene berekeningverwerking uit	Alle CoWoS argitekture
HBM-stapel	Verskaf hoë kapasiteit, hoë-bandwydte geheue naby die verwerker	KI en HPC-pakkette
Silikon interposer	Verskaf digte routing oor 'n breë aktiewe area	Mainlik CoWoS-S
RDL interposer	Verskaf wyer-area sein en krag routing sonder 'n volle silikon interposer	CoWoS-R en CoWoS-L
Plaaslike Silikon Interkonneksie	Verskaf silikonvlak routing by geselekteerde digte interfaces	CoWoS-L
Pakkette substraat	Verbind die CoWoS-veralting aan stelsel krag, aarde, I/O, en die PCB	Alle CoWoS argitekture

Waarom CoWoS gebruik word vir KI, HPC, en HBM?

Figuur 2. KI Verwerker met Meerdere HBM Stapels

KI-versnellings en HPC verwerkers moet groot hoeveelhede data tussen die rekenaardië en geheue beweeg. HBM verskaf hierdie bandwydte deur 'n baie wye interface, maar dit vereis duisende noue gekose verbindings. CoWoS plaas die HBM-stapels langs die logika-die en gebruik digte pakkette-vlak routing om hierdie verbindings kort te hou.

Hierdie rangskikking help om seinvertraagde, interkonneksie-kragverlies, en die routing moeilikheid wat sou voorkom as die verwerker en geheue in geskeide pakkette geplaas word, te verminder. Dit laat ook verskeie HBM-stapels toe om parallel te werk, wat die verwerker 'n baie hoër geheue-bandwydte gee as konvensionele eksterne geheue verbindings.

CoWoS is ook nuttig wanneer 'n ontwerp groot logika dies, meerdere chiplets, of verskeie HBM-stapels insluit. 'n Konvensionele pakket mag nie genoeg routingdigtheid of nuttige pakkette area vir hierdie komponente verskaf nie. CoWoS skep 'n groter integrasieplatform terwyl fyn-pitch verbindings tussen die dies gehandhaaf word.

In praktiese stelsels word CoWoS gekies wanneer 'n verwerker baie hoë geheue-bandwydte, verskeie HBM-stapels naby die rekenaardië, kort en wye die-na-die verbindings, ondersteuning vir groot dies of meerdere chiplets, en laer interkonneksie-krag as pakkette-na-pakket routing benodig.

Die grootste voordeel is nie bloot om meer skywe in een pakket te plaas nie. CoWoS verskaf die digte interkonneksie-struktuur wat nodig is om kragtige KI en HPC verwerkers kontinu waardes met data te voorsien.

CoWoS-S vs. CoWoS-R vs. CoWoS-L

Figuur 3. CoWoS-S vs CoWoS-R vs CoWoS-L

CoWoS-S, CoWoS-R, en CoWoS-L gebruik verskillende interkonneksie-strukture om logika dies, HBM-stapels, en die pakkette substraat te verbind. Die grootste verskil is hoeveel silikon gebruik word en waar die hoogste routingdigtheid geplaas word.

Vergelyking Faktor	CoWoS-S	CoWoS-R	CoWoS-L
Hoof interkonneksie struktuur	Groot silikon interposer	Laag-laag RDL interposer	RDL interposer met gelokaliseerde silikon brûe
Routingdigtheid	Baie hoog oor 'n breë aktiewe area	Laer as silikon maar geskik vir wyer pakkette-vlak routing	Baie hoog by geselekteerde interfaces
Silikon gebruik	Gebruik 'n groot silikon area onder die aktiewe dies	Vereis nie 'n volle silikon interposer nie	Gebruik silikon slegs waar fyn-pitch routing nodig is
TSV gebruik	TSV's verskaf vertikale verbindings deur die silikon interposer	Vertrou nie op 'n groot TSV-gebaseerde interposer nie	Gebruik RDL routing met gelokaliseerde silikon interkonneksie struktuur
Pakket skaal	Beperk deur groot-interposer vervaardiging kompleksiteit, grootte, en opbrengs	Ondersteun groter RDL-gebaseerde pakkette areas	Ondersteun groot pakkette terwyl digte plaaslike interfaces behou word
Meganiese gedrag	Meer stywe silikon struktuur, wat versigtige spanning en vervorming beheer vereis	Meer buigsame polimeer-RDL struktuur	Kombineer RDL buigsaamheid met gelokaliseerde silikon streke
Hoof voordeel	Verskaf breë silikon-vlak routingdigtheid	Verskaf groot-area routing met minder silikon	Balans groot pakkette grootte met hoë plaaslike routingdigtheid
Hoof beperking	Hoër koste, silikon area, vervaardiging kompleksiteit, en opbrengs risiko	Laer routingdigtheid as silikon interposers	Meer komplekse integrasie van RDL en plaaslike silikon interkonneks
Beste pas	Digte logika-naar-HBM routing oor 'n breë pakkette area	Groot pakkette waar RDL routingdigtheid voldoende is	Groot AI en HPC-pakkette wat slegs by geselekteerde interfaces digte roeting vereis

CoWoS-S

CoWoS-S gebruik 'n silikon-interposer onder die logika-dies en HBM-stapels. Fyn metal lae in die interposer voorsien horisontale verbindinge tussen die dies.

TSV's beweeg vertikaal deur die silikon-interposer en verbind sy boonste roeting aan die knoppies onder dit. Hierdie vertikale paaie dra krag, grond, en eksterne sein na die pakketsubstraat.

Omdat die interposer van silikon gemaak is, kan dit fyn bedrading ondersteun as 'n polimeer-gebaseerde RDL-struktuur. Die hoofuitdaging is dat 'n groot interposer meer silikonarea vereis en 'n groter oppervlak aan vervaardigingsfoute blootstel. Interposer-grootte kan dus koste, opbrengs, en pakkie-oorbuiging beïnvloed.

CoWoS-R

CoWoS-R vervang die volle silikon-interposer met 'n multilagdige RDL-struktuur. Koper spore is in die polimeer dielektriese lae gepatroon om seine, krag, en grond oor die pakkie te dra.

RDL roeting vereis nie TSV's deur 'n groot silikonplaat nie. Vertikale verbindings word gevorm deur vias tussen die RDL-lae en deur knoppieverbindinge na die dies en pakketsubstraat.

Hierdie struktuur laat die interkonneksiegebied toe om uit te brei sonder om een baie groot silikon-interposer te vervaardig. egter is die RDL-lynwydte, spasiëring, en via-dimensions oor die algemeen groter as die wat in silikon beskikbaar is, so dit kan nie dieselfde roetingdigtheid teen die mees veeleisende interfaces bied nie.

CoWoS-L

CoWoS-L kombineer breë RDL roeting met Plaaslike Silikon Interkonneksies, of LSI's. Die RDL-lae hanteer verbindings oor die groter pakkie, terwyl klein silikonareas naby interfaces geplaas word wat fyn bedrading benodig.

'n LSI werk as 'n gelokaliseerde silikonbrug eerder as 'n volle interposer. Dit verbind nabygeleë dies deur kort, fyn-pitch metaalspore. Dit maak dit nuttig vir digte logika-naar-HBM of die-naar-die interfaces sonder om 'n groot silikonlaag onder die volledige samestelling te plaas.

Die RDL en LSI struktuur moet akkuraat gealigneer en verbind word tydens vervaardiging. Dit skep bykomende integratiestappe in vergelyking met die gebruik van slegs 'n silikon-interposer of slegs RDL.

Die seleksie hang af van HBM-telling, die plasing van dies, interface-pitch, pakkie-area, kragaflewering, verkoeling, oorbuiging, koste, en vervaardigingsopbrengs.

CoWoS-S is geskik vir ontwerpe wat digte silikonroeting oor 'n groot area benodig. CoWoS-R is meer geskik wanneer 'n groot pakkie met RDL-vlak roetingdigtheid kan werk. CoWoS-L word gebruik wanneer die meeste van die pakkie op RDL kan staatmaak, maar geselekteerde interfaces steeds fyn silikon-niveau verbindings benodig.

Hoe CoWoS-verpakking vervaardig word

Figuur 4. CoWoS Vervaardigingsproses

CoWoS vervaardiging behels die bou van die pakkie interkonneksie, die seleksie van bekende-goed dies, die plasing en binding van die logika-dies en HBM, die voltooiing van meganiese en elektriese verbindings, en die toets van die voltooide pakkie. Die presiese vervaardigingsbesonderhede verskil met die CoWoS-argitektuur, maar die algehele samestellingvolgorde is soortgelyk.

Vervaardiging Stadium	Wat Gebeurt
Interkonneksie vervaardiging	Die silikon-interposer, RDL-struktuur, of RDL-en-LSI struktuur word vervaardig met die vereiste sein, krag, en grond roeting. Vertikale verbindings en ingebedde strukture word ook gevorm waar nodig deur die pakkie ontwerp.
Bekende-goed-die toetsing	Logika-dies, HBM-stapels, en chiplets word elektries getoets voor samestelling. Dit is belangrik om defektaardige dies voor binding te screen omdat een gefaalde komponente die opbrengs van die voltooide multi-die pakkie kan verminder.
Die plasing van dies	Logika-dies, HBM-stapels, en ander chiplets word met hoë aligneer akkuraatheid oor hul bedoelde verbinding areas geplaas. Plasing word meer uitdagend namate die knoppie-pitch afneem en die aantal dies toeneem.
Die binding van dies	Die dies word aan die voorbereide interkonneksie strukture gebind deur middel van mikro-knoppies of ander fyn-pitch verbindings. Bindkwaliteit, aligneer, kontakweerstand, en verbinding integriteit moet noukeurig beheer word.
Onder vul en vorm	Onder vul word rondom fyn-pitch gewrigte aangebring om die verbindings te ondersteun en meganiese spanning te verminder. Vormmateriaal kan ook gebruik word afhangende van die pakkie struktuur om die samestelling te beskerm en te integreer.
Substraat aansluiting	Die voltooide die-en-interkonneksie samestelling word aan die pakkie substraat gekonnekteer, tipies deur middel van groter knoppie verbindings soos C4 knoppies. Die substraat dra krag, grond, en eksterne I/O na die stelsels PCB.
Meganiese en termiese afwerking	Steunbalks, deksels, hitteverspreiders, termiese grensmateriale, en ander struktuurkomponente word bygevoeg soos benodig. Verbuiging, meganiese spanning, en termiese kontak moet oor die groot pakket beheer word.
Finale elektriese toetsing	Die voltooide pakket word getoets op logiese werking, HBM kommunikasie, interkonekcontinuïteit, kragaflewering, eksterne I/O, en ander elektriese funksies.
Betroubaarheidstoetsing	Pakkette mag termiese siklusse, temperature toetss, meganiese spanning evaluering, en ander kwalifiseringsproses deurgaan om soldeerverbindinge, interkonekts, verbuiging, en langtermyn betroubaarheid te kontroleer.

Die primêre vervaardigingsvolgorde is:

Interkonekfabricage → bekende-goeie-die toetsing → die plasing → die bonding → ondervulling of molding → substraat hegting → meganiese en termiese afwerking → finale toetsing.

CoWoS Voordele en Tegniese Uitdagings

CoWoS bied hoë interkonekdigtheid tussen logiese dies, HBM, en chiplets. Sy kort, fyn-pitch verbindings ondersteun wye datapaaie en hoë geheuebandbreedte. Dit laat ook berekeninge, geheue, en I/O dies wat met verskillende proses tegnologieë gemaak is, toe om in een pakket gekombineer te word.

Die hoofhandel-off is groter samestelling kompleksiteit. Soos pakketgrootte, die telling, en HBM telling toeneem, vervaardigingskoste, opbrengsrisiko, en produksiediffiktheid neem ook toe.

Termiese prestasie word geëvalueer deur junction temperatuur, hotspots, termiese weerstand, en temperatuurverdeling oor die logiese dies en HBM. Ongelyke verhitting kan ook pakketverbuiging verhoog omdat silikoon, koper, molding verbindings, en substraatmateriale teen verskillende tempo’s uitbrei.

Kragintegriteit word geëvalueer deur PDN impedansie, IR val, spanning val, overshoot, en toevoer geraas. Weerstand en induktansie in bumps, vias, RDLs, interposer bedrading, en substraat verbindings kan rail stabiliteit beïnvloed. Plaaslike dekapasitasie en ingebedde diep sloot kapasitors, of DTCs, kan laai naby die logiese die bied en krag-afleweringsimpedansie tydens vinnige stroomveranderings verlaag.

Seinintegriteit hang af van die weerstand, kapasiteit, en induktansie van TSVs, RDL spore, mikro-bumps, en pakket roete. Dit word geëvalueer deur inskakelingverlies, terugverlies, kruiseffect, oogopening, jitter, en tydmarge.

Betroubaarheid word geëvalueer deur termiese siklusse, verbuiging meting, bump spanning, interkonekcontinuïteit, en foutinspeksie. Herhaalde verhitting en afkoeling kan mikro-bumps en C4 verbande spanning, wat lei tot soldeer vermoeiing, breking, of delaminasie.

CoWoS Toepassings en Chip Voorbeelde

CoWoS word hoofsaaklik gebruik in KI versnellers, HPC verwerkers, netwerke ASICs, en chiplet-gebaseerde toestelle wat HBM of digte multi-die integrasie benodig.

Voorbeelde van Chips en ASICs wat CoWoS Gebruik

• NVIDIA Hopper: NVIDIA se Hopper datacentrum GPU's, insluitend H100-klas versnellers, kombineer 'n groot GPU met HBM vir KI en HPC werklaste. In Januarie 2025 het NVIDIA se uitvoerende hoof Jensen Huang bevestig dat Hopper produksie CoWoS-S gebruik.

NVIDIA Blackwell: Blackwell verhoog pakket kompleksiteit deur verskeie groot berekenings dies saam met HBM te gebruik. Huang het verklaar dat NVIDIA grootliks CoWoS-L sou gebruik soos produksie van Hopper na Blackwell beweeg. Die argitektuur gebruik groot-area RDL roete saam met digte plaaslike silikoon interkonekts.

• AMD Instinct MI300: AMD se MI300 familie kombineer verskeie berekenings- en I/O chiplets met agt HBM stokke. Die pakket gebruik TSMC SoIC vir vertikale chipstapel saam met CoWoS vir groter pakket-niveau integrasie. Dit wys hoe 3D stapeling en 2.5D verpakking in dieselfde verwerker gekombineer kan word.

• Broadcom 5 nm Data-Centrum ASIC: Broadcom het 'n 625 mm² 5 nm ASIC aangekondig wat TSMC CoWoS interposer tegnologie met HBM2E, 112 Gbps SerDes, en hoë-bandbreedte die-to-die interfaces gebruik. Die platform is ontwikkel vir datacentrum, KI, HPC, en 5G-infrastruktuur.

Hierdie voorbeelde wys dat CoWoS gebruik word buite KI GPU's. Dit ondersteun ook HPC versnellers, pasgemaakte KI ASICs, netwerk toestelle, en chiplet-gebaseerde verwerkers wat HBM en digte pakket-niveau integrasie vereis.

CoWoS vs Ander Gevorderde Verpakkings Tegnologieë

CoWoS is een van verskeie gevorderde verpakkings tegnologieë wat gebruik word om logiese dies, HBM, en chiplets te verbind. CoWoS ondersteun silikoon-interposer, RDL, en hibriede RDL/lokale-silikoon strukture. Ander verpakkings tegnologieë gebruik verskillende benaderings om hoë-digtheid die-to-die verbindings te bied.

CoWoS vs Intel EMIB

Intel EMIB gebruik klein silikoonbrugs wat in die pakket substraat ingebed is, in plaas daarvan om op 'n groot interposer onder die volle multi-die samestelling te staatmaak. Hierdie brugs verskaf fyn-aansluitings net by die rand van die skywe wat hoë-bandwydte kommunikasie vereis.

EMIB kan logika-na-logika en logika-na-HBM interfaces verbind terwyl dit die hoeveelheid silikoon wat vir paketvlak routing gebruik word, verminder. Intel bied ook EMIB-T aan, wat TSV's by die ingebedde brug voeg vir addisionele vertikale sein- en kragverbinding.

Die hoof verskil is routing dekking. CoWoS kan hoë-digtheid routing oor 'n groter pakket area bied, terwyl EMIB silikoonvlak interverbindinge by geselecteerde die interfaces konsentreer.

CoWoS vs TSMC InFO

TSMC InFO gebruik hoë-digtheid herverdeling lae in 'n fan-out pakketstruktuur. InFO-oS plaas verskeie logika skywe of chiplets op 'n RDL-struktuur en verbind dan die samestelling aan 'n pakket substraat, wat multi-die integrasie sonder 'n konvensionele groot silikoon interposer moontlik maak.

Vergelyk met CoWoS, InFO word oor 'n breër reeks pakket tipes gebruik waar vormfaktor, integrasiedigtheid, en koste-prestasie belangrik is. CoWoS is sterker geassosieer met groot AI en HPC pakkette wat hoë-prestasie logika met verskeie HBM stapels integreer.

CoWoS vs Samsung Cube

Samsung se Cube-familie gebruik ook verskillende kombinasies van silikoon interposers, RDL, en ingebedde silikoon strukture.

•2.5D Cube-S plek logika skywe en HBM op 'n silikoon interposer. Samsung stel dat sy gekwalifiseerde Cube-S platform 'n 3.3× silikoon interposer met gevorderde logika en tot agt HBM modules ondersteun.

•2.3D Cube-E gebruik 'n TSV-loos RDL interposer saam met ingebedde silikoon brugs. Die RDL hanteer wyer pakket routing, terwyl die silikoon brugs fyn forbindig by geselecteerde interfaces.

•2.3D Cube-R gebruik 'n RDL-gebaseerde interposer sonder 'n volle silikoon interposer, wat groot multi-die integrasie deur herverdeling-laag routing moontlik maak.

Die hoof ooreenkoms tussen Cube en CoWoS is dat beide gesinne verskeie maniere bied om silikoonvlak routingdigtheid met groter area RDL integrasie in balans te bring, hoewel hulle pakketstrukture en vervaardigingsprosesse verskil.

CoWoS vs TSMC SoIC

SoIC is hoofsaaklik 'n 3D skyf-stapel tegnologie, terwyl CoWoS hoofsaaklik 2.5D pakketvlak integrasie bied. SoIC verbind skywe vertikaal deur baie fyn skyf-naar-skyf bonding, met bond punts onder 10 µm in sommige implementasies.

Die twee tegnologieë is dus aanvullend eerder as direkte alternatest in baie ontwerpe. Logika skywe kan eerstens vertikaal gestapel word deur SoIC en dan in 'n groter CoWoS-pakket saam met HBM of addisionele chiplets geïntegreer word. TSMC sluit hierdie kombinasie in binne sy breër 3DFabric integrasieplatform.

Oor die algemeen is die hoof verskil tussen hierdie tegnologieë waar die hoogste-digtheid interverbinding geplaas word: oor 'n groot interposer, in gelokaliseerde silikoon brugs, binne fan-out RDL, of vertikaal tussen gestapelde skywe.

CoWoS Padkaart: Groter Pakkette, HBM4, en Skaaluitdagings

Die CoWoS padkaart sluit groter interposer areas, meer rekenaar skywe, addisionele HBM stapels, en nuwe krag-aflewering tegnologieë in. Om egter padkaart aankondigings van tegnologieë wat gekwalifiseer is of reeds in volumeproduksie is, te skei, is noodsaaklik. Pakkiegrootte, HBM telling, en produksietyd moet teen die jongste TSMC materiaal nagaan word voordat dit gepubliseer word.

Padkaart Artikel	Publieke Status vanaf Augustus 2026
3.5-reticle CoWoS-L	In volume produksie sedert 2024
5.5-reticle CoWoS	TSMC het in April 2026 gesê dat dit hierdie grootte vervaardig. Eerder jaarverslag materiaal het 5.5-reticle CoWoS-L kwalifikasie en produksiefases tydens 2026 beskryf
9.5-reticle CoWoS	Aankondigde plan vir volumeproduksie in 2027, met 12 of meer HBM stapels
14-reticle CoWoS	Aankondigde padkaart teiken vir 2028, beskryf as integrasie van ongeveer 10 groot rekenaar skywe en 20 HBM stapels
Verder als 14 retikels	Langtermyn uitbreiding teiken vir 2029

Groter CoWoS Pakket Areas

TSMC stel dat 3.5-reticle CoWoS-L in volumeproduksie sedert 2024 is. In April 2026 het die maatskappy gesê hy vervaardig 5.5-reticle-grootte CoWoS en beplan groter weergawes. TSMC se vroeëre 2025 Jaarverslag het 5.5-reticle CoWoS-L beskryf as die voltooiing van kwalifikasie in 2026, terwyl 'n ander afdeling aangedui het dat sertifisering voltooi was en volumeproduksie tydens 2026 sou begin. Hierdie verklarings kan na verskillende platform, kwalifikasie, of kliëntproduk fases verwys, so hulle oorspronklike formulering moet behou word eerder as om as universeles gereedheid geïnterpreteer te word.

TSMC het in 2025 aangekondig dat dit van plan is om 9.5-reticle CoWoS in grootmaatproduksie in 2027 te bring, met kapasiteit vir 12 of meer HBM-stakke. Die simposiummateriaal van April 2026 het 'n 14-reticle padkaartdoelwit bygevoeg, wat beskryf is as die integrasie van ongeveer 10 groot rekenaarkerne en 20 HBM-stakke, met produksie wat vir 2028 geprogrammeer is en uitbreiding oor 14 retikels wat vir 2029 bespreek is. Die 9.5-reticle en 14-reticle konfigureer is steeds aangekondigde planne of padkaartdoelwitte, nie bevestigde huidige produksie nie.

HBM4 en Logika Basis Die

HBM4 verander meer as net die geheue-stapeltjie self. Sy logika basis-die kan interface-, beheer- en seinfunksies hanteer, wat die geheue-tegnologie, basis-die proses, interposer-roete en rekenaar-die nader aanmekaar verbind.

TSMC het publiek N12 en N3 logika basis-die oplossings vir HBM4 geïdentifiseer. In 'n latere tegniese bespreking het dit N12 vir HBM4 ontwerpe en N3P vir pasgemaakte HBM4E ontwerpe beskryf. Hierdie verklarings toon TSMC se beplande tegnologiestun, maar dit bevestig nie dat elke HBM4 en CoWoS kombinasie kliëntkwalifikasie voltooi het of in produksie is nie.

Kragaflewering en Koelgrense

'n Groter pakketarea laat meer logika en geheue toe om geïntegreer te word, maar dit verhoog ook die stroomvraag, transiëntlas, hitte-density, en moeilikheid met kragverdeling. TSMC het kragaflewering en termiese dissipasie geïdentifiseer as groot beperkings vir die voortgesette skaal van AI.

Die maatskappy het ingebedde diep slootkapasitors, hoë-digtheid MIM-kapasitors, en geïntegreerde spanningsregulators as metodes voorgestel om plaaslike laadtoevoer te verbeter en kragverdeling se impedansie te verminder. TSMC het ook CoWoS-navorsing gepubliseer wat verbeterde termiese interface materiale en vloeistofkoelingsdemonstrasies vir pakkette met termiese ontwerp krag tot 2 kW gebruik. Dit is gepubliseerde tegnologieë en demonstrasies, nie gewaarborgde spesifikasies vir elke kommersiële CoWoS-pakket nie.

Opbrengs, Substraat en HBM Verskaffingsbeperkings

'n Groter CoWoS-pakket vereis dat die logika dies, HBM-stakke, interposer of RDL-struktuur, plaaslike silikoon interkonneksies, pakketsubstraat, bultels, ondervulling, en samestelling prosesse saam moet voldoen aan opbrengs- en betroubaarheidsvereistes. Die toename in pakkestikale area verhoog ook die aantal interfaces en vervaardigingsstappe wat beheer moet word.

In sy Julie 2026 verdienste-oproep het TSMC gesê dat die agterkant kapasiteit in 'n tekorttoestand bly. Dit het ook bespreek om met substraat verskaffers te werk terwyl alternatiewe verpakkingbenaderings ontwikkel word. Dit toon dat produksieskaal afhanklik is van die volledige voorsieningsketting eerder as net CoWoS samestelling kapasiteit.

HBM-verskaffing en produkkwalifikasie kan addisionele beperkings skep omdat elke versnellerontwerp versoenbare geheue-stakke, logika basis-dies, roete, kragaflewering en termiese grense vereis. 'n Publieke HBM-tellingdoelwit beskryf dus potensiële pakketintegrasie, nie gewaarborgde produkbeskikbaarheid nie.

CoWoS padkaartvordering hang uiteindelik af van suksesvolle tegnologie- en kliëntkwalifikasie, vervaardigingsopbrengs, substraat-beskikbaarheid, HBM verskaffing, kragaflewering, koeling, krommebeheer, en langtermyn-betroubaarheid, nie net pakketgrootte nie.